

Arhitectura calculatoarelor

Curs 12

12. Arhitecturi moderne de procesoare

Cristian Vancea

<https://users.utcluj.ro/~vcristian/AC.html>

Objective

1. Procesoare Intel single core
2. Saltul la procesoare Intel multi core
3. Evoluția Intel Tick-Tock
4. Samsung Exynos M5
5. ARM Cortex-A77
6. Atmel ATmega 64 Micro-Controller
7. AMD Zynq-7000 SoC

12.1 Procesoare Intel single core


	Procesor Intel (μ -arhitectura)	An	Date	Tehnologie	ISA	Frecvență
	8008 (8008)	1972	8 biți	10 μm	8008	0.2-0.8 MHz
	8080 (8080)	1974	8 biți	6 μm	8080	2 MHz
Saltul la 16 biți →	8086 (8086)	1976	16 biți	3.2 μm	x86-16	5-10 MHz
	80186 (186)	1982	16 biți	3.2 μm	x86-16	6-25 MHz
	80286 (286)	1982	16 biți	1.5 μm	x86-16	6-25 MHz
Saltul la 32 biți →	80386 (386)	1985	32 biți	1-1.5 μm	x86 (IA-32)	12-40 MHz
	80486 (486)	1989	32 biți	0.6-1 μm	x86 (x87-FP)	16-150 MHz
	Pentium (P5)	1993	32 biți	0.8 μm	IA-32	60-100 MHz
	Pentium Pro (P6)	1995	32 biți	0.35 μm	IA-32	150-200 MHz
	Pentium MMX (P5)	1996	32 biți	0.18-0.35 μm	IA-32, MMX	120-233 MHz
	Pentium II (P6)	1997	32 biți	0.35 μm	IA-32, MMX	233-450 MHz
	Pentium III (P6)	1999	32 biți	0.13-0.25 μm	IA-32, MMX, SSE	450 MHz-1.4 GHz
Saltul la GHz →	Familia Pentium 4, (Netburst)	2000	32 biți	0.18 μm	IA-32, MMX, SSE, SSE2	1.3-3.8 GHz

[1]
[2]


Pentru compatibilitate cu variantele anterioare se păstrează la vedere arhitectură CISC, dar începând cu acest model se implementează în manieră RISC: instrucțiunile complexe sunt descompuse în micro-operații de dimensiune constantă, cu 2 surse pentru calculul destinației.

12.1 Procesoare Intel single core

Microarhitectura Intel Pentium (P5)



12.1 Processore Intel single core



12.2 Saltul la procesoare Intel multi core

μ-arhitectura
Netburst



Procesoare Pentium 4	An	Date [biți]	Tehnologie [nm]	ISA	Frecvență [GHz]	Nuclee
Willamette	2000	32	180	IA-32, MMX, SSE, SSE2	1.3-2	1
Northwood	2002	32	130	IA-32, MMX, SSE, SSE2	1.6-3.06	1
Prescott	2004	64	130	MMX, ... SSE3, x86-64	2.66-3.8	1

Saltul la
64 biți



Tehnologia Hyper-Threading



Sistemul de operare vede ≥2 nuclee virtuale pentru fiecare nucleu fizic



Saltul la
64 biți



Northwood	2003	32	130	IA-32, MMX, SSE, SSE2	3.06	1	
Prescott	2005	64	90	MMX, ... SSE3, x86-64	2.66-3.8	1	[3]
Cedar Mill	2006	64	65	MMX, ... SSE3, x86-64	3-3.6	1	[4]

Probleme:

- Număr mare de etaje pipeline: 20-31;
- Consum de putere ridicat;
- Creșterea temperaturii => necesită soluții sofisticate de disipare a căldurii.

Soluția: Nu se mai pune accentul pe frecvență, dar se compensează cu nuclee multiple.

μ-arhitectura
Netburst



Procesoare Pentium D	An	Date [biți]	Tehnologie [nm]	ISA	Frecvență [GHz]	Nuclee
Smithfield	2005	64	90	MMX, ... SSE3, x86-64	2.66-3.73	2
Presler	2006	64	65	MMX, ... SSE3, x86-64	2.66-3.73	2

Saltul la
nuclee
multiple



[3]

[5]

12.3 Evoluția Intel Tick-Tock


- În perioadele următoare modele Intel cunosc dezvoltări în 2 etape:
 1. Etapa **Tick** – micșorare
 - Se micșorează tehnologia utilizată la microarhitectura din faza anterioară.
 - Se pot introduce noi instrucțiuni.
 - Se aduc îmbunătățiri la nivelul eficienței procesorului și a puterii de calcul.
 2. Etapa **Tock** – inovare
 - Se trece la o nouă arhitectură.
- Se urmărește un ciclu Tick-Tock la fiecare **12-18 luni**.
- Microarhitecturi dezvoltate în manieră Tick-Tock [6]:
 - Netburst;
 - Core;
 - Nehalem;
 - Sandy Bridge;
 - Haswell;
 - Skylake.

12.3 Evoluția Intel Tick-Tock

	Etapă	Tehnologie [nm]	μ-arhitectura	Nume de cod	An	Familie Procesoare Desktop
	Tick	65	Netburst	Cedar Mill / Presler	2006	Pentium4, PentiumD
	Tock	65	Core	Merom	2006	Core 2, Pentium Dual-Core
	Tick	45		Penryn	2007	
	Tock	45	Nehalem	Nehalem	2008	Core i3,i5,i7
	Tick	32		Westmere	2010	
	Tock	32	Sandy Bridge	Sandy Bridge	2011	Core i3,i5,i7 - 2 nd gen.
	Tick	22		Ivy Bridge	2012	Core i3,i5,i7 - 3 rd gen.
	Tock	22	Haswell	Haswell	2013	Core i3,i5,i7 - 4 th gen.
	Tick	14		Broadwell	2014	Core i3,i5,i7 - 5 th gen.
Final de Tick-Tock	Tock	14	Skylake	Skylake	2015	Core i3,i5,i7 - 6 th gen.
				Kaby Lake	2017	Core i3,i5,i7 - 7 th gen.
	Optimization	14	Skylake	Coffee Lake	2017	Core i3,i5,i7,i9 – 8-9 th gen.
				Comet Lake	2019	Core i3,i5,i7,i9 - 10 th gen.
	Architecture	14	Cypress Cove	Rocket Lake	2021	Core i5,i7,i9 - 11 th gen.
	Process	10	Palm Cove	Cannon Lake	2018	*Core i3 - 8 th gen.
	Architecture	10	Sunny Cove	Ice Lake	2019	*Core i3,i5,i7 - 10 th gen.
	Optimization	10	Willow Cove	Tiger Lake	2020	*Core i3,i5,i7,i9 - 11 th gen.
	Architecture	10 (Intel 7)	Golden Cove	Alder Lake	2021	Core i3,i5,i7,i9 - 12 th gen.
	Optimization	10 (Intel 7)	Raptor Cove	Raptor Lake	2022	Core i3,i5,i7,i9 - 13 th gen.

*A apărut doar în varianta *mobile*.

12.3 Evoluția Intel Tick-Tock



Microarhitectura Intel Core Caracteristici:

- Număr nuclee: 1, 2, 4.
- **Nu are hyper-threading.**
- Număr etaje pipeline: 14.
- Conține unități pt. predicție, execuție speculativă și **96 ROBs** cu scrierea datelor la Commit în blocul de registre **Retirement Register File (RRF)** vizibil programatorului.
- Execuția dinamică (etape):
 1. In-order Issue;
 2. Execuție out-of-order speculativă și **superscalară** (mai multe μ Ops/ciclu);
 3. In-order Commit.
- Cache:
 - L1 Date – 32KB (8-way);
 - L1 Instrucțiuni – 32KB (8-way);
 - L2 – 256KB (16-way).
- Productivitate: 4 μ Ops/ciclu

12.3 Evoluția Intel Tick-Tock


Microarhitectura **Intel Nehalem**

- Crește paralelismul prin **creșterea numărului de nuclee**: 2-8.
- Folosește **hyper-threading**.
- Crește frecvența de lucru la nevoie – tehnologia **Intel Turbo Boost**.
- Introduce noi instrucțiuni SIMD pentru șiruri de caractere și text: **SSE 4.2**.
- Introduce L3 cache la comun pentru toate nucleele.
- Păstrează etapele de execuție dinamică de la Intel Core și ROB + Retirement RF.

Componente	Merom (μ-arhitectura Core)	Nehalem
Stații de rezervare	32	36
Buffere Load	32	48
Buffere Store	20	32
Buffere ROB	96	128
Niveluri de cache	2	3
L1 cache	32 KB pt. instrucțiuni (8-way) 32 KB pt. date (8-way)	32 KB pt. instrucțiuni (4-way) 32 KB pt. date (8-way)
L2 cache	256 KB instr. & date (16-way)	256 KB pt. instr. & date (16-way)
L3 cache partajat între nuclee	None	≤8 MB (16-way) 10


12.3 Evoluția Intel Tick-Tock

Microarhitectura Intel Nehalem



<https://www.realworldtech.com/nehalem/10>



Intel Nehalem Quad Core



12.3 Evolutia Intel Tick-Tock

Microarhitectura Intel Sandy Bridge

- Include procesor grafic în chip => devine **System on a Chip (SoC)** – chip-ul conține majoritatea elem. unui calculator.
- Introduce noi instrucțiuni SIMD: **AVX**.
- Introduce noi blocuri de registre: **Physical Reg. Files**.
- Contine 14-19 etaje pipeline.




Componente	Nehalem	Sandy Bridge
Stații de rezervare	36	54
Buffere Load	48	64
Buffere Store	32	36
Buffere ROB	128	168
Integer Physical Register File	N/A	160
AVX/FP Physical Register File	N/A	144

[8]


12.3 Evoluția Intel Tick-Tock

Infrastructura pentru execuția dinamică – Comparație

Nehalem





Sandy Bridge



12.3 Evoluția Intel Tick-Tock

Microarhitectura Intel Haswell

- Crește numărul de nuclee: 2-18.
- Păstrează structura **SoC**.
- Introduce noi instrucțiuni SIMD: **AVX 2.0** (ext. pe 256 biți).
- Păstrează 14-19 etaje pipeline.
- Procesorul poate intra în **stări de idle** cu consum redus de putere și revenire instantanee la starea activă.




Componente	Sandy Bridge	Haswell
Stații de rezervare	54	60
Buffere Load	64	72
Buffere Store	36	42
Buffere ROB	168	192
Integer Physical Register File	160	168
AVX/FP Physical Register File	144	168

[9]


12.3 Evoluția Intel Tick-Tock

Infrastructura pentru execuția dinamică – Comparație

Sandy Bridge




Haswell



12.3 Evoluția Intel Tick-Tock

Microarhitectura **Intel Skylake**

- Crește de 8 ori factorul performanță/putere consumată.
- Microarhitectură asemănătoare cu Haswell, dar cu mai multe resurse pentru execuție dinamică și paralelism.
- Introduce noi instrucțiuni SIMD: **AVX-512** (extensia pe 512 biți).
- Păstrează 14-19 etaje pipeline, dar **îmbunătățește Hyper-Threading**.
- Predicția **saltului este îmbunătățită**.



Componente	Haswell	Skylake
Stații de rezervare	60	97
Buffere Load	72	72
Buffere Store	42	56
Buffere ROB	192	224
Integer Physical Register File	168	180
AVX/FP Physical Register File	168	168


[https://en.wikipedia.org/wiki/Skylake_\(microarchitecture\)](https://en.wikipedia.org/wiki/Skylake_(microarchitecture))

12.4 Samsung Exynos M5

Microarhitectura Exynos M5 (Lion)

Caracteristici:


- An producție: 2020.
- ISA **ARMv8.2**.
- Conține **2 nuclee** cu **16 etaje pipeline**.
- Tehnologie: **7nm**.
- Execuție **dinamică**.
- Cache:
 - L1 Date – 64KB (8-way);
 - L1 Instrucțiuni – 64KB (4-way);
 - L2 – 512KB (8-way);
 - L3 – 2MB (16-way).



Componente	M5
Stații de rezervare FP	62
Buffere ROB	228
Int Physical Register File	192
FP Physical Register File	192

12.5 ARM Cortex-A77

Microarhitectura **ARM Cortex-A77**



Caracteristici:

- An producție: 2019.
- ISA: **ARMv8.2**.
- Conține **1-8 nuclee** cu **13 etaje pipeline**.
- Tehnologie: **5, 7, 10 nm**.
- Execuție **dinamică**.
- Cache:
 - L1 Date – 64KB (4-way);
 - L1 Instrucțiuni – 64KB (4-way);
 - L2 – 256-512KB (8-way);
 - L3 – 0-4MB/cluster (16-way).

Componente	A77
Buffere Load	85
Buffere Store	90
Buffere ROB	160


Alte architetti

- Micro-controllere
- FPGA (Field Programmable Gate Array)
- SoC (System on a Chip)
- GPU (Graphics Processing Unit)

12.6 Atmel ATmega64 Micro-Controller

Caracteristici:


- Tehnologie: 8 biți.
- Arhitectură RISC.
- Frecvență: 16 MHz.
- ISA: 130 instrucțiuni.
- Resurse de stocare:
 - 32 registre pe 8 biți;
 - 4KB SRAM;
 - 2KB EEPROM;
 - 64KB Flash pt. program.
- Productivitate: 1 CPI și 2 cicluri/înmulțire.



12.7 AMD Zynq-7000 SoC

Caracteristici:

- Procesor ARM Cortex-A9 dual-core pe 32 de biți.
- Arhitectură RISC.
- ISA: ARMv7.
- Execuție dinamică.
- Frecvență: $\leq 1\text{GHz}$.
- FP precizie simplă și dublă.
- Elemente de stocare: 512KB L2 Cache și 256KB memorie în chip pt. a rula un sistem de operare.
- Logică programabilă: FPGA model Artix7 sau Kintex7.
- Porturi de comunicare: 2 x USB2.0, 2 x GigE, 2 x UART, 2 x CAN, etc.



Referințe

- [1] Wikipedia, “List of Intel CPU microarchitectures”. Online: https://en.wikipedia.org/wiki/List_of_Intel_CPU_microarchitectures
- [2] Wikipedia, “List of Intel processors”. Online: https://en.wikipedia.org/wiki/List_of_Intel_processors
- [3] Wikipedia, “NetBurst”. Online: <https://en.wikipedia.org/wiki/NetBurst>
- [4] Wikipedia, “Pentium4”. Online: https://en.wikipedia.org/wiki/Pentium_4
- [5] Wikipedia, “Pentium D”. Online: https://en.wikipedia.org/wiki/Pentium_D
- [6] Wikipedia, “Tick–tock model”. Online: https://en.wikipedia.org/wiki/Tick-tock_model
- [7] Wikipedia, “Nehalem (microarchitecture)”. Online: [https://en.wikipedia.org/wiki/Nehalem_\(microarchitecture\)](https://en.wikipedia.org/wiki/Nehalem_(microarchitecture))
- [8] Wikipedia, “Sandy Bridge”. Online: https://en.wikipedia.org/wiki/Sandy_Bridge
- [9] Wikipedia, “Haswell (microarchitecture)”. Online: [https://en.wikipedia.org/wiki/Haswell_\(microarchitecture\)](https://en.wikipedia.org/wiki/Haswell_(microarchitecture))